38. تصميم سجل البيانات الأساسي (تحميل متوازي)

سنقوم بتصميم سجل بسيط بـ 4 بتات مع إمكانية التحميل المتوازي.

المكونات

1. أربعة قلابات D ($FF_0$ إلى $FF_3$).
2. مدخل ساعة مشترك (CLK).
3. إشارة تحكم للتحميل/التمكين (L).

تفاصيل التنفيذ

نحتاج إلى ضمان أنه عندما يكون $L=0$، يكون مدخل كل قلاب D هو خرجه الحالي ($Q_i$)، وعندما يكون $L=1$، يكون المدخل هو البيانات الخارجية ($D_i$). يتم هذا التحديد باستخدام مضاعف 2-إلى-1 لكل بت.

منطق مدخل $FF_i$ ($D_{FF, i}$):

$$D_{FF, i} = \overline{L} Q_i + L D_i$$

• عندما $L=1$، يكون $D_{FF, i} = D_i$ (تحميل بيانات جديدة).
• عندما $L=0$، يكون $D_{FF, i} = Q_i$ (الاحتفاظ بالبيانات الحالية).

عند حافة الساعة التالية، يتم نقل القيمة المخزنة في $D_{FF, i}$ إلى $Q_i$. تتيح هذه الآلية للسجل تخزين البيانات إلى أجل غير مسمى حتى يتم تأكيد إشارة تحميل جديدة.