42. عدادات التموج (عدادات Up/Down غير المتزامنة)

توضح العدادات غير المتزامنة، المبنية باستخدام قلابات T أو JK (مُعدّة كقلابات تبديل)، سلوك عد بسيطًا لكنها تعاني من قيود السرعة.

عداد تصاعدي 3-بت (3-Bit Up Counter)

1. ثلاثة قلابات T ($FF_0, FF_1, FF_2$) موصولة في سلسلة.
2. $T=1$ لجميع القلابات (دائمًا في وضع التبديل).
3. تُطبق CLK على $FF_0$.
4. يعمل الخرج $Q_0$ كساعة لـ $FF_1$. ويعمل الخرج $Q_1$ كساعة لـ $FF_2$.

العملية: يتغير $Q_0$ عند كل نبضة ساعة. يتغير $Q_1$ فقط عندما ينتقل $Q_0$ من 1 إلى 0 (حافة هابطة، بافتراض استخدام تشغيل الحافة السالبة). يؤدي هذا إلى إنشاء تسلسل عد ثنائي (000, 001, 010, ...).

تأخير التموج (مشكلة حرجة)

بما أن التغيير في خرج $FF_i$ يجب أن ينتشر لتشغيل $FF_{i+1}$، فإن الوقت الإجمالي لانتقال العد يتناسب مع عدد المراحل (N). هذا التأخير التراكمي يحد من الحد الأقصى لتردد الساعة وهو السبب الرئيسي لتفضيل العدادات المتزامنة في التطبيقات عالية السرعة.

العداد التنازلي (Down Counter)

يمكن تحويل العداد غير المتزامن للعد تنازليًا عن طريق تزويد القلاب اللاحق بالساعة ليس من $Q_i$، ولكن من $\overline{Q_i}$.