29. Verrous (Latches) : Le verrou SR non horlogé
Un verrou (latch) est la forme la plus simple d'un élément de mémoire. Il est sensible au niveau, ce qui signifie que son état peut changer tant que son signal d'activation (s'il est présent) est actif.
Le Verrou SR (Set-Reset)
Nous construisons généralement un verrou SR en utilisant des portes NOR croisées ou des portes NAND.
Implémentation de la Porte NOR
- Entrées : S (Set), R (Reset).
- Sorties : Q (État normal), $\overline{Q}$ (État complémentaire).
| S | R | Q (État Suivant) | Opération |
|---|---|---|---|
| 0 | 0 | Q Précédent | Maintien/Mémoire |
| 0 | 1 | 0 | Réinitialisation (Reset) |
| 1 | 0 | 1 | Fixation (Set) |
| 1 | 1 | X | Invalide (Condition de compétition) |
L'État de Maintien
Lorsque $S=0$ et $R=0$, la sortie Q maintient sa valeur précédente. Cela démontre la capacité de mémoire du circuit.
L'État Invalide (S=1, R=1)
Dans le verrou NOR, lorsque $S=1$ et $R=1$, Q et $\overline{Q}$ essaient tous deux de passer à 0. Si S et R reviennent à 0 simultanément, l'état final de Q est imprévisible (une condition de compétition). Cet état doit être évité dans la conception.