21. Additionneurs à propagation de retenue (Ripple Carry Adders) (Additionneurs parallèles N-bit)

Pour additionner deux nombres N-bits, nous connectons N Additionneurs Complets en chaîne, formant un additionneur parallèle N-bit.

Structure

1. L'étage du bit de poids faible (LSB) utilise un Additionneur Complet où la retenue d'entrée initiale ($C_{in, 0}$) est généralement réglée à 0.
2. La $C_{out}$ d'un étage est connectée directement à la $C_{in}$ de l'étage suivant, plus significatif.

Cette structure est appelée Additionneur à propagation de retenue car le signal de retenue se 'propage' ou se répercute séquentiellement à travers les étages, du LSB au MSB.

Limitation de Performance : Chemin Critique

Le temps total requis pour l'opération d'addition est déterminé par le temps qu'il faut au signal de retenue pour se propager à travers toute la chaîne de N additionneurs. Ce chemin est connu sous le nom de chemin critique.

$$\text{Délai Total} = N \times t_{\text{retenue}}$$ (où $t_{\text{retenue}}$ est le délai du calcul de la retenue au sein d'un seul FA).

Pour un grand N (par exemple, CPU 64 bits), ce délai peut devenir significatif, ralentissant la vitesse d'horloge du processeur. Cela conduit à la nécessité de conceptions d'additionneurs plus rapides, comme l'Additionneur à anticipation de retenue (Lookahead Carry Adder) (introduit conceptuellement plus tard).